Defektklassifikation auf Wafer-Maps und Ausbeute-Analyse in der Halbleiterfertigung

Eine moderne Fab produziert pro Woche tausende Wafer, jeder mit hunderten bis tausenden Dies und vielen Inline-Inspektions- und Review-Schritten. Ertragsingenieure müssen entscheiden, welche räumlichen Muster und Defekttypen relevant sind und welche Anlage oder welcher Prozessschritt sie verursacht hat. Computer Vision klassifiziert Defekt-Review-Bilder (automatische Defektklassifikation, ADC) und Wafer-Map-Muster und verknüpft die Signaturen mit der Anlagen-Genealogie. So verkürzt sich der Weg von „die Ausbeute ist gesunken" zu „Kammer X braucht Wartung". Das Ergebnis ist eine schnellere Eindämmung von Excursions und weniger manuelle Bildprüfung.

Problem & Nutzen

• Heute: Inspektionsanlagen markieren Defektkandidaten; eine Stichprobe wird an einer SEM-Review-Anlage erneut angesehen und von Bedienern oder regelbasierter ADC klassifiziert. Wafer-Map-Muster werden von Ertragsingenieuren nach Augenmaß beurteilt oder von regelbasierten räumlichen Filtern erfasst. Die Ursachenanalyse ist eine manuelle Suche durch Los-/Anlagenhistorien in Tabellen und Yield-Management-Software.
• KI-Nutzen: konsistente, schnelle Klassifikation von Review-Bildern und Wafer-Map-Signaturen; weniger unklassifizierte oder falsch zugeordnete Defekte; automatische Gemeinsamkeitsanalyse (welche Anlage/Kammer/welcher Rezeptschritt ist bei schlechten Wafern überrepräsentiert); frühere Erkennung von Excursions; weniger Bedienerzeit für Routineklassifikation. Anbieter berichten von besserer ADC-Genauigkeit und -Reinheit, doch die Zahlen sind anbieter- und prozessspezifisch; messen Sie an Ihren eigenen Daten, statt allgemeine Zahlen zu zitieren [2][3].
• Strategischer Kontext: Der EU Chips Act soll die europäische Halbleiterkapazität stärken; Ausbeute und Hochlaufgeschwindigkeit sind zentral für die Wirtschaftlichkeit neuer europäischer Fabs und Pilotlinien [4].

Varianten

• Klassifikation von Wafer-Map-Mustern (Sort/Probe): Bin-Maps ganzer Wafer in Musterfamilien einteilen (Zentrum, Donut, Randring, lokaler Rand, lokaler Cluster, Kratzer, zufällig, nahezu vollflächig), einschließlich Wafern mit Mischmustern.
• ADC auf SEM-/optischen Review-Bildern: Klassifikation je Defekt, oft mit Behandlung von „unbekannt/neuartig".
• Nuisance-Filterung der Inline-Inspektion: Fehlalarme von Hellfeld-/Dunkelfeld-Anlagen unterdrücken.
• Ausbeute- und Gemeinsamkeitsanalyse: Signaturen mit Anlagen, Kammern, Schritten und parametrischen Daten verknüpfen.
• Back-End / OSAT: visuelle Defekte an Substrat, Bumps, Die-Attach und Gehäuse sowie Maps des Endtests.
• Compound-, Leistungs- und MEMS-Fabs: kleinere Stückzahlen, weniger gelabelte Beispiele; mehr Few-Shot- und Anomalie-Methoden.

So funktioniert es

1. inspection tools + SEM review + probe/sort + e-test + equipment genealogy (MES/EDA)
2. data harmonisation (lot/wafer/die keys, coordinates, timestamps)
3. defect-image ADC (CNN/ViT classifier, "unknown" class, active learning queue)
4. wafer-map pattern classifier / segmentation of spatial signature
5. commonality & root-cause analysis (tool/chamber/step vs. signature; tabular ML, SHAP)
6. excursion alert + lot hold recommendation
7. yield engineer review
8. feedback: confirmed labels retrain models; fix logged in yield-management system

• ADC: überwachte CNN- oder Vision-Transformer-Klassifikatoren auf zugeschnittenen Review-Bildern, mit Option „Zurückweisen/unbekannt"; Bilder mit geringer Konfidenz gehen in eine Bedienerwarteschlange (Mensch-in-der-Schleife, Human-in-the-Loop). Die Labels stammen aus der bestehenden Defekttaxonomie.
• Wafer-Maps: werden als kleine Bilder (Die-Raster) oder als Punktmengen behandelt; eingesetzt werden CNNs, ViTs, Autoencoder und selbstüberwachte Merkmale sowie synthetische Augmentierung für seltene Klassen.
• Ursachenanalyse: tabellarisches ML und statistische Gemeinsamkeitstests über die Genealogie; Graphmethoden helfen, wenn Wafer gemeinsame Anlagengruppen durchlaufen. Die Ergebnisse sind Hypothesen; Ingenieure prüfen sie physisch.
• Mensch-in-der-Schleife: Ertragsingenieure bestätigen neue Defektklassen und geben Losssperren und Anlagenstillstände frei.

Datenaufbereitung

Die Datenqualität entscheidet hier über den Erfolg; rechnen Sie damit, dass der größte Teil des Aufwands in diesem Schritt liegt.

• Daten und Ort: Wafer-Maps (STDF, KLARF, CSV) liegen im MES/Yield-Management-System, auf Servern der Inspektionsanlagen und in Dateifreigaben; Defektbilder und Review-Ergebnisse liegen in separaten Bildspeichern; Los-, Rezept- und Anlagenhistorie liegt im MES oder ERP.
• Typische Lücken: uneinheitliche Formate zwischen Anlagenherstellern, fehlende oder widersprüchliche Defekt-Labels, wenige Beispiele seltener Muster, nicht verknüpfte Maps und Prozesskontext, Labels, die nur in den Köpfen oder E-Mails der Ingenieure existieren, und strenge Zugriffsrechte von Kunden oder Foundries.
• Aufbereitungsschritte: Quellen inventarisieren, Maps in ein einheitliches Array-Format umwandeln, jede Map mit Los, Anlage und Prozessschritt verknüpfen, ein Defektmuster-Schema vereinbaren (Kratzer, Ring, Rand, Cluster), Labels aus bestehenden Review-Protokollen gewinnen, eine Teststichprobe von zwei Ingenieuren neu labeln lassen und einen zurückgehaltenen Evaluationsdatensatz aufbauen. Für seltene Klassen Augmentierung oder synthetische Beispiele ergänzen.
• Werkzeuge: Python mit pandas und offenen Wafer-Map-Bibliotheken, ein Labeling-Werkzeug wie Label Studio, ein Feature- oder Bildspeicher.
• Anteil am Aufwand: hoch, typischerweise 50-70 Prozent.

Nützliche Bausteine: PREP-005, PREP-019, PREP-020, PREP-018 und PREP-024.

Umsetzungswege

Welcher Weg für wen

• Großunternehmen (Fabs, Halbleiter- und Elektronikhersteller): Weg C, weil Wafer-Maps und Defektbilder zentrale Prozessdaten und Betriebsgeheimnisse sind, die Mengen Lizenz- oder API-Kosten hoch machen und ein selbst betriebenes Modell auf HW2 neben den Inspektionsanlagen laufen kann.
• Entwickler (Anlagenhersteller, Integratoren, Hersteller von Yield-Software): Weg C, weil Vision-Modelle mit offenen Gewichten und eigene Trainings-Pipelines die Produktbasis bilden und Abhängigkeiten vermeiden; Weg D ist die natürliche Erweiterung, sobald gelabelte Daten vorliegen.

Weg A — Kaufen (Standardsoftware)

• Inspektions-/Review-Hersteller (OEMs): KLA (Inspektion, Review und ADC-Software; Ökosystem Klarity/Surfscan), Applied Materials (SEMVision-Review mit ADC, Enlight), Hitachi High-Tech, ASML (YieldStar optische Messtechnik; NL, EU), Lasertec (Maskeninspektion) und Zeiss (EU) für spezielle Anwendungen [2][3][6].
• Ausbeute-/Datenplattformen: PDF Solutions Exensio, Synopsys Yield Explorer, Siemens EDA (Tessent Diagnosis/YieldInsight), Onto Innovation (Discover), Galaxy Semiconductor; europäisch: Siemens EDA, ASML, Zeiss, Semilab (HU), Camtek/Nova (IL, in EU-Fabs weit verbreitet) [3].
• Wann richtig: Produktions-Fabs mit kommerziellen Inspektionsflotten; die ADC-Engine ist meist an das Datenformat des Anlagenherstellers gebunden.

Weg B — Auf Cloud-KI-Diensten aufbauen

• Cloud-ML-Plattformen (Azure ML, Vertex AI, Amazon SageMaker, EU-Regionen) für Training und Batch-Auswertung von Bildern und Maps nutzen; Datenübernahme über den Daten-See (Data Lake) der Fab. Leistungsfähige VLMs (Claude, Gemini, GPT, Mistral) sind nützlich als Labeling-Assistenten oder zur Beschreibung neuartiger Defekte aus Review-Bildern, aber weder genau noch schnell genug für ADC in der Linie und sollten keine unfreigegebenen Prozessbilder ohne NDA/Vertrag erhalten: Fab-Bilder sind hochvertrauliches geistiges Eigentum.

Weg C — Selbst betreiben (Open Source)

• Modelle/Werkzeuge: PyTorch mit timm-Backbones; selbstüberwachte DINOv2-Merkmale für Few-Shot und die Entdeckung neuer Klassen; Anomalib (OpenVINO) für Anomalieerkennung; Ultralytics/MMDetection zur Erkennung von Defekten in großen Bildern; Label Studio oder CVAT zum Labeln; MLflow fürs Tracking; ONNX Runtime / TensorRT für Inferenz am Rand direkt an der Anlage [5][7][8].
• Öffentliche Daten: WM-811K (rund 811.000 reale Wafer-Maps, ca. 20 % mit 9 Klassen gelabelt) und der synthetische MixedWM38 sind die Standard-Benchmarks; reale Fab-Daten sind weit vielfältiger [1].
• Hardware: HW2 (eine GPU mit 24–32 GB) genügt für das Training moderater Klassifikatoren und für die Inferenz; HW1-Edge-Boxen an der Review-Anlage für geringe Latenz.

Weg D — Eigenes Training

In der Praxis am häufigsten bei Fabs mit proprietären Prozessen: auf hauseigenen gelabelten Review-Bildern und Wafer-Maps trainieren oder feintunen. Es braucht tausende gelabelte Defekte je Klassengruppe, eine stabile Taxonomie und den Umgang mit starkem Klassenungleichgewicht. Active Learning fokussiert das Labeling durch Bediener; je Technologieknoten oder Schicht neu trainieren, wenn sich das Erscheinungsbild ändert.

Stand der Technik (2026)

• Wafer-Map-Klassifikation auf WM-811K ist mit CNN-/ViT-Modellen ausgereizt (Veröffentlichungen berichten sehr hohe Genauigkeit), das überzeichnet jedoch die Schwierigkeit: Der Datensatz besteht aus kleinen Bildern, ist klassenungleich verteilt und wurde von wenigen Annotatoren gelabelt. Die realen Herausforderungen sind Mischmuster, seltene Klassen und Drift.
• Selbstüberwachte und Foundation-artige Backbones verringern den Labeling-Bedarf; Few-Shot- und Open-Set-Methoden markieren neuartige Signaturen, statt sie in eine bekannte Klasse zu zwingen.
• Anomalieerkennung (PatchCore-Stil, Flow-basiert) unterstützt die Defekterkennung mit wenigen Defektbeispielen.
• Synthetische Daten (generative Augmentierung seltener Muster) werden zum Ausgleich der Klassen genutzt; an realen Wafern validieren.
• Fabweite KI verknüpft ADC, FDC und Messtechnik für Ursachenvorschläge; LLM-Copiloten über Yield-Management-Daten entstehen als Schnittstellen in natürlicher Sprache.
• Grenzen: Domänenverschiebung über Knoten, Anlagen und Schichten; Vertraulichkeit begrenzt den Datenaustausch und öffentliche Benchmarks; Label-Rauschen in historischen Klassifikationen; Korrelation in der Gemeinsamkeitsanalyse ist keine Kausalität; Klassifikatoren können bei neuartigen Defekten überzeugt falsch liegen.

Gemeinsame Bausteine & Kombinationen

• Gleicher CV-Stack wie VIS-001 (Linieninspektion), VIS-053 (ZfP-Auswertung) und VIS-057 (In-situ- Überwachung der additiven Fertigung): Labeling-Werkzeuge, Edge-Inferenz-Laufzeiten, Drift-Überwachung.
• Vor-/nachgelagert: PRED-014 (virtuelle Messtechnik und Vorhersage der Prozessqualität aus Sensordaten) und ANOM-005 (Anomalieerkennung in industriellen Prozessen) teilen Genealogie- und FDC-Daten und lassen sich mit Wafer-Map-Signaturen für eine frühere Excursion-Erkennung kombinieren.
• Datenpipelines: ein gemeinsamer Fab-Daten-See mit Schlüssel Los/Wafer/Die ist die übliche Voraussetzung.

Aufwand, Kosten & Kennzahlen

• Weg A: Monate für Qualifizierung und Integration; Lizenz plus Kosten des Anlagenpakets.
• Weg B/C: 6–12 Monate für eine produktionsreife ADC mit Anbindung an MES und Yield-System.
• Weg D: dominiert von Labeling, Governance der Taxonomie und Modell-Lebenszyklus-Management.
• Kennzahlen: Klassifikationsgenauigkeit und Reinheit je Klasse, Unbekannt-Rate, Bedienerstunden je Review-Los, Zeit bis zur Erkennung und Eindämmung einer Excursion, Lernrate der Ausbeute, Ausschuss- und Nachinspektionsrate, Fehlalarmrate bei Sperren.

Menschen & Veränderung

Beginnen Sie mit der Geschäftsleitung und der Leitung von Ausbeute bzw. Prozessentwicklung, die das Ziel verantworten, sowie den Datenverantwortlichen von MES und Inspektionssystemen, deren Mitwirkung das Tempo bestimmt. Ingenieure und Bediener, die Defekte prüfen, sind die Endanwender und die Quelle der Labels: Beziehen Sie sie von Anfang an ein, denn ihre Korrekturen verbessern das Modell. IT und IT-Sicherheit decken Integration, Netzwerkzonen und den Schutz der Prozessdaten ab; Lieferanten und Kunden können die Datennutzung einschränken, prüfen Sie daher die Verträge mit der Rechtsabteilung.

Betriebsrat: abhängig vom Einzelfall. Die Wafer-Map-Klassifikation überwacht keine Personen, doch Review-Protokolle der Bediener, Entscheidungszeiten und Übersteuerungsraten können Verhalten zeigen; daher ist nach §87 Abs. 1 Nr. 6 BetrVG eine Mitbestimmung wahrscheinlich, wenn solche Daten erfasst werden. Informieren Sie den Betriebsrat in jedem Fall früh nach §90 Abs. 1 Nr. 3, weil sich Arbeitsabläufe ändern. Datenschutz: überwiegend keine personenbezogenen Daten, Nutzerprotokolle aber schon; die Datenschutzbeauftragte bzw. der Datenschutzbeauftragte braucht eine kurze Prüfung.

KI-Kompetenz: Unterstützen Sie Ingenieure mit Schulungen zu Modellkonfidenz, Drift und Versagen bei unbekannten Mustern (Art. 4 KI-Verordnung (AI Act)). Pilotieren Sie auf einer Produktlinie, wobei das Modell im Schattenbetrieb neben der manuellen Klassifikation läuft, und legen Sie ein Go/No-go fest. Typische Sorge: Dequalifizierung und Schuldzuweisung bei übersehenen Defekten; begegnen Sie ihr, indem Ingenieure in der Entscheidungsschleife bleiben, das Modell vorschlägt und Menschen Fälle mit geringer Konfidenz bestätigen.

Siehe GUIDE-009, GUIDE-011, GUIDE-008 und zum Betriebsrat GUIDE-004.

Risiken, Regulierung & Compliance

• KI-Verordnung (AI Act): minimales Risiko; es handelt sich um ein industrielles Qualitätssystem ohne Personen als Gegenstand. Keine Sicherheitskomponente nach Anhang I/III. Die Pflicht zur KI-Kompetenz (Art. 4) gilt. Kein Problem nach Art. 5.
• DSGVO: in der Regel keine personenbezogenen Daten (Wafer-Bilder, Anlagen-IDs); Bediener-IDs in Protokollen sind die einzigen personenbezogenen Daten; wo möglich pseudonymisieren.
• Betriebsgeheimnisse und Exportkontrolle: Prozessbilder und Ausbeutedaten sind zentrales geistiges Eigentum; die EU-Geschäftsgeheimnis-Richtlinie, Kunden-NDAs und Exportkontrollen (EU-Dual-Use-Verordnung 2021/821) können Datenaustausch und Cloud-Nutzung beeinflussen. Bevorzugen Sie On-Premises oder eine souveräne EU-Cloud.
• Branchenregeln: Automobilkunden verlangen Rückverfolgbarkeit und Eindämmung (IATF 16949, AEC-Q- Standards); SEMI-Standards regeln die Datenschnittstellen der Anlagen (SECS/GEM, EDA/Interface A).
• Gegenmaßnahmen: Menschen bei neuartigen Klassen und Sperren in der Schleife halten, Drift überwachen, Modellversionen je Losentscheidung protokollieren und vor der Automatisierung von Dispositionen im Schattenbetrieb laufen lassen.

Erste Schritte

1. Daten inventarisieren: Wafer-Map-Formate (STDF), Archive der Review-Bilder, Defekttaxonomie, Genealogie-Quellen.
2. Die aktuelle ADC an einem zurückgehaltenen Satz eigener gelabelter Bilder und Wafer-Maps messen.
3. Einen Basis-Klassifikator für Wafer-Maps und einen Bildklassifikator mit expliziter Klasse „unbekannt" trainieren.
4. Für ein bis zwei Produktfamilien im Schattenbetrieb neben den Ingenieuren laufen lassen; Abweichungen verfolgen.
5. Gemeinsamkeitsanalyse auf bestätigten Signaturen ergänzen; die Zeit bis zur Ursache messen.

Quellen

1. Wu et al., "Wafer Map Failure Pattern Recognition and Similarity Ranking for Large-Scale Data Sets" (WM-811K), IEEE TSM 2015; dataset mirror at https://www.kaggle.com/datasets/qingyi/wm811k-wafer-map
2. KLA — Inspection and process control products — https://www.kla.com/products
3. PDF Solutions — Exensio analytics platform — https://www.pdf.com/products/exensio-analytics-platform/overview/
4. Regulation (EU) 2023/1781 (European Chips Act) — https://eur-lex.europa.eu/eli/reg/2023/1781/oj
5. Anomalib (OpenVINO) — https://github.com/open-edge-platform/anomalib
6. Applied Materials — Defect inspection and review — https://www.appliedmaterials.com/us/en/semiconductor/products/process-diagnostics-and-control.html
7. DINOv2 (Meta) — https://github.com/facebookresearch/dinov2
8. SEMI standards (SECS/GEM, EDA) — https://www.semi.org/en/standards
9. Regulation (EU) 2024/1689 (AI Act) — https://eur-lex.europa.eu/eli/reg/2024/1689/oj